مقابله موفق با رو نویسی استادان و دانشیاران دانشگاه Calabria ایتالیا از مقاله دانشیار و دانشجوی دانشگاه شهید بهشتی

پیش میاید که پژوهشگری قبل از ژرفxad اندیشی و پژوهش کافی روی ایدهxad تازهxad ای که به ذهنش رسیده است، آن را درغالب مقاله xadای چاپ کند. در این xadصورت فرصت خوبی را برای سایر پژوهشگران فراهم میxadکند تا آن ایده را پخته کرده، به نتایج بهتری دست یابند، و مقاله وزین xadتری را، البته با ارجاع به مقاله حاوی ایدهxad اولیه، به xadچاپ رسانند. در چنین پیشxadآمدی، پژوهشگر اول افسوس میخورد که چرا به اندازه کافی روی ایده xadاش تامل نکرده است، و در ارسال مقاله شتاب نموده است. اینxadجاست که اگر پژوهشگر کم ظرفیت به xadگونه xadای قبل از انتشار مقاله دوم از محتوی آن آگاه شود ممکن است وسوسه شده و به xadنوعی ایده اصلی مقاله دوم را رونویسی کرده و بنام خود به xadچاپ رساند. در ادامه داستان چنین اتفاق و نحوه مقابله موفق با آن را میxadبینید.

مقاله [1] فرمول تازهxad ای برای انتشار نقلی در محدوده 2 بیت با همان تاخیر 1 بیت را به قیمت افزایش 2.5 برابری تعداد دروازه xadهای اکثریت در فناوری اتوماتای سلولی کوانتومی (QCA) مطرح کرده است.

مقاله [2] این ایده را بهبود داده و با ارائه فرمولی کاملxad تر و منطقی xadتر انتشار نقلی را با همان سرعت و فقط با افزایش 1.5 برابری هزینه بدست آورده است.

از طرف دیگر نویسندگان مقاله [2] مدار بسیار کارائی برای جمع xadکننده دهدهی در فناوری QCA را در قالب مقاله [3] ارائه کردند که در تاریخ 2/2/2016 با ایرادات بی xadربط و غرضxad ورزانه رد شد.

اما 4 ماه بعد در کمال ناباوری نویسنده اول [3] ترکیب ایده مقالهxad های [2] و [3] را در مقاله [4] از نویسندگان [1] و در همان مجله [3] مشاهده کرد.

مراتب فورا در قالب طرح سئوال " آیا نویسندگان [4] در زمره داوران [3] هستند؟" به سردبیراعلام شد. پاسخ این بود که خیر، ولی شما میxadتوانید از نویسندگان [4] یا خود مجله شکایت کنید.

پس از مشورت با اهل فن، تصمیم گرفتیم که تهمت رونویسی نزنیم، زیرا مسیر اثبات آن بسیار طولانی و پیچیده است، بلکه از سر دبیر سئوال کردیم که چگونه مقاله [4] با همان محتوی [3] به این سرعت پذیرفته و چاپ شده است در حالیxadکه [3] در همان مجله رد شده است؟!

پاسخ "شما حق دارید که مقالهxad خود را دوباره ارسال کنید" بسیار امیدوارxadکننده و حاکی از قبول ضمنی رونویسی نویسندگان [4] از [3] بود.

بدین ترتیب [3] دوباره ارسال و پذیرفته شد. اما تاریخ دریافت آن بعد از چاپ [4] بود. بنابراین با یادآوری رونویسی انجام شده (در لفافه xadای ظریف) از سردبیر خواستیم تا تاریخ دریافت اولیه را منظور کند تا ایده مقاله بنام نویسندگان [3] ثبت شود، که موافقت شد!

ما هنوز نمیxadدانیم که نویسندگان [4] چگونه به ایده مقاله [3] پی برده xadاند، در حالیxadکه ناممکن بودن بدستxadآوردن خود بخودی آن در نزد اهل فن بدیهی است.

اما در مورد دستxadیابی به ایده [2] احتمال میxadرود که اقدام به نشر زودهنگام (بمحض پذیرش) آن در سایت نویسندهxad دوم [2] دلیل اصلی باشد.

مطلب جالب دیگر اینxadکه گسترش یافته مقالهxad [2] در قالب مقاله [5] با اتهام رونویسی ما از [4] رد شد.

جالبxadتر اینکه ایدهxad اصلی [2] با کمی پیچش در قالب مقاله [6] چاپ شده است که در مورد آن به سردبیر شکایت کردهxadایم. ایشان با لحن تشویق xadآمیزی ما را به کمیته بررسی شکایات ارجاع داد، که اکنون در حال بررسی هستند.

[1] S. Perri, P. Corsonello and G. Cocorullo, "Area-Delay Efficient Binary Adders in QCA," in IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 22, no. 5, pp. 1174-1179, May 2014. doi: 10.1109/TVLSI.2013.2261831.

[2] Jaberipur, G., B. Parhami, and D. Abedi, “A Formulation of Fast Carry Chains Suitable for Efficient Implementation with Majority Elements,” in Proc. of the 23^nd IEEE Symposium on Computer Arithmetic, July, 10-13, 2016, Silicon valley, USA, pp. 8-15.

[3] D. Abedi; G. Jaberipur, "Decimal Full Adders Specially Designed for Quantum-Dot Cellular Automata," in IEEE Transactions on Circuits and Systems II: Express Briefs , vol.PP, no.99, pp.1-1. doi: 10.1109/TCSII.2017.2703942

[4] G. Cocorullo, P. Corsonello, F. Frustaci and S. Perri, "Design of Efficient BCD Adders in Quantum-Dot Cellular Automata," IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 64, no. 5, pp. 575-579, May 2017. doi: 10.1109/TCSII.2016.2580901

[5] Jaberipur, G., B. Parhami, and D. Abedi, “Design Techniques for Fast Carry Networks with Fully Utilized Majority Gates in Emerging Technologies,” submitted to special issue of TC (TCSI-2016-11-0751), rejected.

[6] V. Pudi; S. K; F. Lombardi, "Majority Logic Formulations for Parallel Adder Designs at Reduced Delay and Circuit Complexity," in IEEE Transactions on Computers , vol.PP, no.99, pp.1-1. doi: 10.1109/TC.2017.2696524